MBMV 2014

Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen

,

• Publisher: Cuvillier Verlag
• Year: 2014
• eBook ISBN:
  9783736946378
• Print ISBN:
  9783954046379
• Edition: 1

Das vorliegende Buch ist eine Sammlung von Papieren der Workshops? Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen? (MBMV). Der Workshop ist bereits der siebzehnte gemeinsame Workshop der Fachgruppen 3 und 4 der Kooperationsgemeinschaft?Rechnergestützter Schaltungs- und Systementwurf (RSS)? der Gesellschaft für Informatik (GI), der Informationstechnischen Gesellschaft im VDE (ITG) und der Gesellschaft für Mikroelektronik, Mikro- und Feinmechanik (GMM). In diesem Jahr findet der Workshop erstmals im IBM Forschungs- und Entwicklungslabor in Böblingen statt. Die MBMV ist ein Forum um Trends, neuste Ergebnisse und aktuelle Probleme auf d em Gebiet der Methoden zur Modellierun und Verifikation sowie der Beschreibungssprachen digitaler, analoger und Mixed-Signal-Schaltungen zu diskutieren. Auch Aspekte des Entwurfs und Tests von hardwarenaher eingebetteter Software werden im Rahmen dieses Workshops beleuchtet.

Table of contents

• Vorwort
• Inhaltsverzeichnis
• Programmkomitee
• Using Different Representationsof Synchronous Systems in SAL
• Implication Graph Compression inside the SMT Solver iSAT3∗
• A New Approach to Use Partial Results During Image Computation in BDD Based Symbolic Model Checking
• Portierung der TriCore-Architektur auf QEMU∗
• Erkennen von Speicherverletzungen im Testbetrieb voneingebetteter Software
• Synthesis of Distributed Synchronous Specifications to SysteMoC
• Semi-Symbolische Analyse eines ΣΔ-Modulators
• Automatic detection of sticky clock gating functions
• Vergleich der Beschreibung und Simulation einer Befehlssatzarchitektur in LISA und CoMet.
• Semi-automatische Generierung von Überdeckungsmetriken mittels methodischerVerifikationsplan Verarbeitung
• Increasing Software Reliability by Integrating Formal Verification and Robustness Testing
• Verifikation Rekonfigurierbarer Scan-Netze
• Efficient SAT/Simulation-based model generation for low-level embedded software
• Dynamically Reconfigurable Constant Multiplication on FPGAs
• Efficient High Speed Compression Trees on Xilinx FPGAs
• Effizienter Design Rule Check von 3D Systemaufbauten mit einer hierarchischen XML-basierten Modellierungssprache
• LoCEG: Local Preprocessing in SAT-Solving through Counter-Example Generation
• Equivalence Checking on System Levelusing Stepwise Induction∗
• Funktionale Abdeckungsanalyse für C-Programme ∗
• System Level Modeling of Piezoresistive Effect of Carbon Nanotubes for Sensor Application
• Hybride Prototypisierung eines Sensorsubsystems
• Formale Methoden für Alle
• Logic for Cardinality Constraints(Extended Abstract)