Elettronica digitale

Nicola Lorusso

• Publisher: in riga edizioni
• Year: 2018
• eBook ISBN: 9788893642125
• Topic: Technology & Engineering
• Subtopic: Electrical Engineering & Telecommunications
• Index: Technology & Engineering

1. SISTEMI DI NUMERAZIONE – 1.1. Definizioni • 2. PORTE LOGICHE – 2.1. Definizioni – 2.2. Logica positiva e negativa – 2.3. Porte logiche elementari – 2.4. Porte logiche universali – 2.5. Porte XOR e XNOR – 2.6. Porte logiche speciali – 2.7. Gating dei segnali digitali – 2.8. Alcune sigle di porte logiche in commercio 3. ANALISI E SINTESI DEI CIRCUITI COMBINATORI – 3.1. Sintesi di circuiti combinatori – 3.2. Analisi di circuiti combinatori – 3.3. Itinerari e livelli • 4. CIRCUITI INTEGRATI COMBINATORI – 4.1. Definizioni – 4.2. Codificatore (encoder) – 4.3. Multiplexer – 4.4. Demultiplexer – 4.5. Comparatore (magnitude comparator) – 4.6. Generatore/rivelatore di parità (odd/even parity generator/checker) – 4.7. Convertitore di codice – 4.8. Circuiti aritmetici – 4.9. Unità logico-aritmetica (ALU) – 4.10. Alcune sigle commerciali degli integrati combinatori • 5. LATCH E FLIP-FLOP – 5.1. Latch SR – 5.2. Il problema della corsa critica (race around) – 5.3. Flip-flop comandati su un fronte di clock – 5.4. Tecnica della commutazione sul fronte di clock – 5.5. Flip-flop pulse triggered – 5.6. Flip-flop data lock-out – 5.7. Flip-flop SR – 5.8. Flip-flop D – 5.9. Flip-flop JK – 5.10. Flip-flop T – 5.11. Ingressi asincroni – 5.12. Caratteristiche elettriche e dinamiche • 6. REGISTRI – 6.1. Classificazione e caratteristiche – 6.2. Registri a scorrimento (shift register) – 6.3. Registri di memoria • 7. CONTATORI – 7.1. Caratteristiche e classificazione dei contatori – 7.2. Contatori asincroni – 7.3. Contatori asincroni con modulo M min. 2n – 7.4. Rete di decodifica di un contatore asincrono – 7.5. Limiti di funzionamento dei contatori asincroni – 7.6. Contatori sincroni – 7.7. Contatori sincroni con M min. 2n – 7.8. Limiti di funzionamento dei contatori sincroni – 7.9. Confronto tra contatori sincroni e asincroni – 7.10. Contatori a piu00f9 decadi – 7.11. Contatori come divisori di frequenza – 7.12. Contatori come moltiplicatori di velocità – 7.13. Contatori integrati MSI TTL e CMOS • 8. MEMORIE – 8.1. Caratteristiche e classificazione delle memorie – 8.2. Memorie a lettura e scrittura (RAM) – 8.3. RAM statica – 8.4. RAM dinamica – 8.5. Confronto tra SRAM e DRAM – 8.6. MRAM (Magnetoresistive RAM) – 8.7. ROM (Read Only Memory) – 8.8. ROM a maschera – 8.9. ROM programmabili – 8.10. Memorie FIFO (First In First Out) – 8.11. Memorie LIFO (Last In First Out) – 8.12. Banco di memoria • 9. DISPOSITIVI LOGICI PROGRAMMABILI – 9.1. Dispositivi logici programmabili (PLD) – 9.2. SPLD (Simple PLD) – 9.3. FPGA – 9.4. Confronto tra FPGA e ASIC standard cell – 9.5. HCPLD (High-Capacity Programmable Logic Device) – 9.6. Confronto tra CPLD e FPGA – 9.7. ASIC full custom – 9.8. ASIC semicustom – 9.9. Linguaggi di programmazione • 10. TECNOLOGIA DELLE FAMIGLIE LOGICHE INTEGRATE – 10.1. Scale di integrazione degli integrati digitali – 10.2. Caratteristiche delle famiglie logiche – 10.3. Ciclo di vita delle famiglie logiche – 10.4. Sigle degli integrati digitali – 10.5. Package dei circuiti integrati digitali – 10.6. Famiglia logica TTL – 10.7. Famiglia logica CMOS (Complementary MOS) – 10.8. Logica CMOS per integrati VLSI – 10.9. Logiche statiche – 10.10. Ratioed Logic – 10.11. Switch Logic – 10.12. Logiche dinamiche – 10.13. Famiglia logica BiCMOS – 10.14. Famiglia logica ECL – 10.15. Interfacciamento tra famiglie logiche • 11. NORME 5 6 9 10 11)